【摘要】哈希函数由于其不可逆与碰撞约束的特点，可以很好地完成对信息的加密，但算法硬件吞吐率有待提高。该研究首先根据SM3杂凑密码哈希算法，结合Merkle-Damgard结构深入研究密码杂凑原理，分析得出硬件实现方案；其次结合静态时序分析，针对关键路径进行分析，优化得到最终硬件电路实现方案；最后利用CSA结构优化加法器结构，采用二合一结构以提高算法硬件的吞吐率。使用Stratix II芯片通过Modelsim进行仿真，在Quartus平台下完成FPGA的功能验证。经过功能验证、时序分析、逻辑综合、时序验证后，计算出最高吞吐率可达到1.07 Gb/s。实现了较高吞吐率，以及面积与速度的相对平衡。